

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Customer Number: 20277

Ryosuke USUI, et al.

Confirmation Number: 3812

Serial No.: 10/813,629

Group Art Unit: 2811

Filed: March 31, 2004

Examiner:

For:

SEMICONDUCTOR MODULE AND METHOD OF MANUFACTURING THE SAME

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

At the time the above application was filed, priority was claimed based on the following applications:

Japanese Patent Application No. 2004-086770, filed March 24, 2004.

Japanese Patent Application No. 2004-065243, filed on March 9, 2004.

A copy of each priority application listed above is enclosed.

Respectfully submitted,

ACDERMOTT WILL & EMERY LLP

Registration No. 26,106

600 13th Street, N.W. Washington, DC 20005-3096 202.756.8000 AJS:gav

Facsimile: 202.756.8087 **Date: August 16, 2004**

McDermott Will & Emery LP JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

3月24日 2004年

Application Number:

特願2004-086770

[ST. 10/C]:

[JP2004-086770]

人 oplicant(s):

三洋電機株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

特許庁長官 Commissioner, Japan Patent Office 2004年 6月21日



1/E



【書類名】 特許願 【整理番号】 NPC1040080 【提出日】 平成16年 3月24日 【あて先】 特許庁長官殿 【国際特許分類】 H01L 21/56 【発明者】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 【住所又は居所】 【氏名】 臼井 良輔 【発明者】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 【住所又は居所】 【氏名】 水原 秀樹 【発明者】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 【住所又は居所】 【氏名】 中村 岳史 【特許出願人】 【識別番号】 000001889 【氏名又は名称】 三洋電機株式会社 【代理人】 【識別番号】 100105924 【弁理士】 【氏名又は名称】 森下 賢樹 【電話番号】 03-3461-3687 【先の出願に基づく優先権主張】 【出願番号】 特願2003-93324 【出願日】 平成15年 3月31日 【先の出願に基づく優先権主張】 【出願番号】 特願2004-65243 平成16年 3月 9日 【出願日】 【手数料の表示】 【予納台帳番号】 091329 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1 【物件名】 要約書 1

【包括委任状番号】

0010682



【書類名】特許請求の範囲

【請求項1】

導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁 基材および前記半導体素子に接して設けられた絶縁体とを含み、

前記絶縁基材の前記絶縁体と接する面に、微小突起群が形成されていることを特徴とする半導体モジュール。

【請求項2】

請求項1に記載の半導体モジュールにおいて、

前記絶縁体は、前記半導体素子を封止する封止樹脂であることを特徴とする半導体モジュール。

【請求項3】

請求項1に記載の半導体モジュールにおいて、

前記絶縁体は、前記半導体素子と前記絶縁基材との間に設けられた接着部材であること を特徴とする半導体モジュール。

【請求項4】

請求項1乃至3いずれかに記載の半導体モジュールにおいて、

前記絶縁基材の前記絶縁体と接する面に、複数のクレーター状凹部が形成されていることを特徴とする半導体モジュール。

【請求項5】

請求項4に記載の半導体モジュールにおいて、

前記クレーター状凹部の直径が、 0.1μ m以上、 1μ m以下であることを特徴とする 半導体モジュール。

【請求項6】

請求項1乃至5いずれかに記載の半導体モジュールにおいて、

前記微小突起群は、平均直径1 n m~2 0 n mの複数の突起を含むことを特徴とする半導体モジュール。

【請求項7】

請求項1乃至6いずれかに記載の半導体モジュールにおいて、

前記微小突起群は、数密度 $0.5 \times 10^3 \mu m^{-2}$ 以上で形成された複数の突起を含むことを特徴とする半導体モジュール。

【請求項8】

導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁 基材および前記半導体素子に接して設けられた絶縁体とを含み、

前記絶縁基材の前記絶縁体と接する面の近傍におけるX線光電子分光スペクトルにおいて、束縛エネルギー284.5eVにおける検出強度をx、束縛エネルギー286eVにおける検出強度をyとしたときに、y/xの値が0.4以上であることを特徴とする半導体モジュール。

【請求項9】

導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁 基材および前記半導体素子に接して設けられた絶縁体とを含み、

前記絶縁基材の前記絶縁体と接する領域を露出させたときの純水に対する接触角が30度~120度であることを特徴とする半導体モジュール。

【請求項10】

導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁 基材および前記半導体素子に接して設けられた絶縁体とを含み、

前記絶縁基材は、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・ 熱硬化性樹脂であることを特徴とする半導体モジュール。

【請求項11】

請求項1乃至10いずれかに記載の半導体モジュールにおいて、

前記半導体素子はベアチップであって、前記絶縁体は前記ベアチップを封止する封止樹

脂からなることを特徴とする半導体モジュール。

【請求項12】

基材と、該基材上に形成された素子と、前記基材および前記素子に接して設けられた絶縁体とを含み、

前記基材の前記絶縁体と接する面に、微小突起群が形成されていることを特徴とするモジュール。

【請求項13】

請求項12に記載のモジュールにおいて、

前記基材の前記絶縁体と接する面に、複数のクレーター状凹部が形成されていることを 特徴とするモジュール。

【請求項14】

請求項12または13に記載のモジュールにおいて、

前記微小突起群は、平均直径 1 n m ~ 2 0 n m の複数の突起を含むことを特徴とするモジュール。

【請求項15】

請求項1乃至11いずれかに記載の半導体モジュールを製造する方法であって、

導体回路の設けられた絶縁基材の表面に対してプラズマ処理を行う工程と、

前記絶縁基材上に、半導体素子および該半導体素子に接する絶縁体を形成する工程とを 含み、

前記プラズマ処理を、不活性ガスを含むプラズマガスを用い、前記絶縁基材にバイアス を印加せずに行うことを特徴とする半導体モジュールの製造方法。

【請求項16】

請求項12乃至14いずれかに記載のモジュールを製造する方法であって、

基材の表面に対してプラズマ処理を行う工程と、

前記基材上に、素子および該素子に接する絶縁体を形成する工程とを含み、

前記プラズマ処理を、不活性ガスを含むプラズマガスを用い、前記基材にバイアスを印加せずに行うことを特徴とするモジュールの製造方法。

【書類名】明細書

【発明の名称】半導体モジュールおよびその製造方法

【技術分野】

$[0\ 0\ 0\ 1\]$

本発明は、半導体素子等を搭載し配線基板等に接合される半導体モジュールとその製造方法に関するものである。

【背景技術】

$[0\ 0\ 0\ 2]$

携帯電話、PDA、DVC、DSCといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムLSIが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるLSIに対し、高機能化、高性能化が要求されている。このため、LSIチップの高集積化にともないそのI/O数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、CSP(Chip Size Package)と呼ばれるパッケージ技術が種々開発されている。

[0003]

こうしたパッケージの例として、BGA (Ball Grid Array)が知られている。BGA は、パッケージ用基板の上に半導体素子を実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。BGAでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、BGAを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。

[0004]

図1は、一般的なBGAの概略構成を示す図である。BGA100は、ガラスエポキシ基板106上に、接着層108を介してLSIチップ102が搭載された構造を有する。LSIチップ102は封止樹脂110によってモールドされている。LSIチップ102とガラスエポキシ基板106とは、金属線104により電気的に接続されている。ガラスエポキシ基板106の裏面には、半田ボール112がアレイ状に配列されている。この半田ボール112を介して、BGA100がプリント配線基板に実装される。

[0005]

特許文献1には、他のCSPの例が記載されている。同公報記載には、高周波用LSIを搭載するシステム・イン・パッケージが開示されている。このパッケージは、ベース基板上に、多層配線構造が形成され、その上に高周波用LSIをはじめとする半導体素子が形成されている。多層配線構造は、コア基板や樹脂付銅箔などが積層された構造となっている。

[0006]

しかしながら、これら従来のCSPでは、ポータブルエレクトロニクス機器等において 現在望まれているよう水準の小型化、薄型化、軽量化を実現することは難しかった。これ は、従来のCSPは素子を支持する基板を有することによる。支持基板の存在により、パ ッケージ全体が厚くなり、小型化、薄型化、軽量化に限界があった。また、放熱性の改善 にも一定の限界があった。

[0007]

【特許文献1】特開2002-94247号公報

【特許文献2】特開2002-110717号公報

【発明の開示】

【発明が解決しようとする課題】

[0008]

以上述べたBGA等のパッケージにおいては、パッケージの支持基板と、素子を封止する封止樹脂層との間を充分に密着させることが重要となり、特に、後述するISBのような半導体モジュールは、支持基板を有さないため、界面密着性に対する要求は厳しいものとなる。

[0009]

本発明は上記事情に鑑みなされたものであって、その目的とするところは、半導体モジュール等のモジュールにおいて、絶縁基材と、絶縁基材上に形成された絶縁体、たとえば 半導体素子の封止樹脂や接着部材との間の密着性を向上させることにある。

【課題を解決するための手段】

$[0\ 0\ 1\ 0\]$

本発明の半導体モジュールは、導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、前記絶縁基材の前記絶縁体と接する面に、微小突起群が形成されていることを特徴とする。

[0011]

本発明において、半導体素子には、半導体チップ、チップ抵抗、チップコンデンサー、 チップコンダクタなどが含まれるものとする。

[0012]

この半導体モジュールは、絶縁基材の絶縁体と接する面に微小突起群が形成されているため、絶縁基材と絶縁体との界面における密着性が良好となる。

$[0\ 0\ 1.\ 3]$

また、絶縁体は、半導体素子を封止する封止樹脂であってもよいし、半導体素子と絶縁 基材との間に設けられた接着部材であってもよい。

[0014]

また、絶縁基材の絶縁体と接する面に、複数のクレーター状凹部が形成されていてもよく、クレーター状凹部の直径は、0.1 μ m以上、1 μ m以下であってもよい。

$[0\ 0\ 1\ 5]$

この半導体モジュールは、絶縁基材の絶縁体と接する面に、微小突起群に加えて、直径 が 0. 1μ m以上、 1μ m以下の複数のクレーター状凹部が形成されているため、絶縁基材と絶縁体との界面における密着性が良好となる。

$[0\ 0\ 1\ 6\]$

微小突起群は、平均直径 $1 \text{ nm} \sim 20 \text{ nm}$ の複数の突起を含むものとすることが好ましい。また、その数密度は、 $0.5\times10^3 \mu\text{m}^{-2}$ 以上が好ましく、 $0.8\times10^3 \mu\text{m}^{-2} \sim 2.0\times10^3 \mu\text{m}^{-2}$ がより好ましい。特に、 $1.6\times10^3 \mu\text{m}^{-2} \sim 2.0\times10^3 \mu\text{m}^{-2}$ が最も好ましい。こうすることにより、絶縁基材と絶縁体との界面における密着性がより顕著に改善される。

[0017]

本発明に係る別の半導体モジュールは、導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、前記絶縁基材の前記絶縁体と接する面において、前記絶縁基材はエポキシ樹脂材料により構成されており、前記面の近傍におけるX線光電子分光スペクトルにおいて、束縛エネルギー284.5 e V における検出強度をx、束縛エネルギー286 e V における検出強度をyとしたときに、y/xの値が0.4以上であることを特徴とする。

[0018]

ここで、束縛エネルギー286 e V は、C=O結合を構成するC1s電子に帰属される。一方、束縛エネルギー284.5 e V は、C-O結合またはC-N結合を構成するC1s電子に帰属される。これらの比が上記条件を満たすようにすることで、絶縁基材と絶縁体との界面における密着性が顕著に改善される。なお、y/xの値の上限は、たとえば3以下とする。

[0019]

本発明に係る別の半導体モジュールは、導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、前記絶縁基材の前記絶縁体と接する領域を露出させたときの純水に対する接触角が30度~120度であることを特徴とする。

[0020]

こうした接触角を有する樹脂材料を用いることにより、絶縁基材と絶縁体との界面における密着性が顕著に改善される。

[0021]

上述の半導体モジュールは、たとえば、バイアスを印加しない特定条件下でプラズマ処理を行うことにより得ることができる。

[0022]

本発明に係る別の半導体モジュールは、導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、絶縁基材および半導体素子に接して設けられた絶縁体とを含み、絶縁基材が多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂であることを特徴とする。

[0023]

この半導体モジュールの絶縁基材は、多官能オキセタン化合物またはエポキシ化合物を 含有する光硬化性・熱硬化性樹脂であることにより、パターニングが可能、かつ、絶縁基 材と絶縁体との界面における密着性が顕著に改善される。

[0024]

本発明に係るモジュールは、基材と、該基材上に形成された素子と、基材および素子に 接して設けられた絶縁体とを含み、基材の絶縁体と接する面に、微小突起群が形成されて いることを特徴とする。

[0025]

このモジュールは、基材の絶縁体と接する面に微小突起群が形成されているため、基材と絶縁体との界面における密着性が良好となる。

[0026]

また、基材の絶縁体と接する面に、複数のクレーター状凹部が形成されていてもよいし、微小突起群は、平均直径1nm~20nmの複数の突起を含んでいてもよい。

[0027]

さらに本発明の半導体モジュールの製造方法は、上述した半導体モジュールを製造する 方法であって、導体回路の設けられた絶縁基材の表面に対してプラズマ処理を行う工程と 、前記絶縁基材上に、半導体素子および該半導体素子に接する絶縁体を形成する工程とを 含み、前記プラズマ処理を、不活性ガスを含むプラズマガスを用い、前記絶縁基材にバイ アスを印加せずに行うことを特徴とする。

[0028]

上記のようなプラズマ処理を行うことにより、絶縁基材と絶縁体との界面における密着性に優れた半導体モジュールを安定的に得ることができる。なお、「バイアス」とは、基板の自己バイアスは除くものとする。

[0029]

さらに本発明のモジュールの製造方法は、上述したモジュールを製造する方法であって、基材の表面に対してプラズマ処理を行う工程と、基材上に、素子および該素子に接する 絶縁体を形成する工程とを含み、上記プラズマ処理を、不活性ガスを含むプラズマガスを 用い、基材にバイアスを印加せずに行うことを特徴とする。

[0030]

上記のようなプラズマ処理を行うことにより、基材と絶縁体との界面における密着性に優れたモジュールを安定的に得ることができる。なお、「バイアス」とは、基板の自己バイアスは除くものとする。

[0031]

本発明において、半導体素子がベアチップであって、絶縁体はベアチップを封止する封

止樹脂からなる構成とした場合、より効果的である。かかる構成を採用した場合、薄型で軽量のパッケージを実現できる一方、絶縁基材と封止樹脂との間の密着不良が問題となりがちであるが、本発明によれば、こうした問題を有効に解決できる。

[0032]

本発明における導体回路とは、基材の内部や基材表面に形成された、銅配線等からなる 回路をいう。絶縁基材とは、半導体素子およびこれと接続する導体回路を支持する絶縁性 の基材をいい、絶縁体とは、たとえば、絶縁基材上に設けられ半導体素子を封止する封止 樹脂や、絶縁基材と半導体素子との間に配置される絶縁層や接着部材等をいう。

【発明の効果】

[0033]

本発明によれば、半導体モジュール等のモジュールにおいて、絶縁基材と、絶縁基材上 に形成された絶縁体、たとえば半導体素子の封止樹脂との間の密着性を向上させることが できる。

【発明を実施するための最良の形態】

[0034]

以下、本発明の実施の形態について説明するが、その前に、実施の形態で採用するISB構造について説明する。ISB(Integrated System in Board;登録商標)は、本出願により開発された独自のパッケージである。ISBは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を使用しない独自のコアレスシステム・イン・パッケージである。

[0035]

図2はISBの一例を示す概略構成図である。ここではISBの全体構造をわかりやすくするため、単一の配線層のみ示しているが、実際には、複数の配線層が積層した構造となっている。このISBでは、LSIベアチップ201、Trベアチップ202およびチップCR203が銅パターン205からなる配線により結線された構造となっている。LSIベアチップ201は、裏面にハンダボール208が設けられた引き出し電極や配線に対し、金線ボンディング204により導通されている。LSIベアチップ201の直下には、導電性ペースト206が設けられ、これを介してISBがプリント配線基板に実装される。ISB全体はエポキシ樹脂などからなる樹脂パッケージ207により封止された構造となっている。

[0036]

このパッケージによれば、以下の利点が得られる。

- (i)コアレスで実装できるため、トランジスタ、IC、LSIの小型・薄型化を実現できる。
- (ii)トランジスタからシステムLSI、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なSIP (System in Package)を実現できる。
- (iii)現有の半導体素子を組合せできるため、システムLSIを短期間に開発できる。
- (iv)半導体ベアチップが直下の銅材に直接マウントされており、良好な放熱性を得ることができる。
- (v)回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
- (vi)電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタ ミの発生を抑制できる。
- (vii)パッケージサイズはフリーであり、1個あたりの廃材を64ピンのSQFPパッケージと比較すると、約1/10の量となるため、環境負荷を低減できる。
- (viii)部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
- (ix)ISBのパターン設計は、プリント回路基板のパターン設計と同じように容易であり 、セットメーカーのエンジニアが自ら設計できる。

[0037]

次にISBの製造プロセス上のメリットについて説明する。図3は、従来のCSPおよび本発明に係るISBの製造プロセスの対比図である。図3(B)は、従来のCSPの製造プロセスを示す。はじめにベース基板上にフレームを形成し、各フレームに区画された素子形成領域にチップが実装される。その後、各素子について熱硬化性樹脂によりパッケージが設けられ、その後、素子毎に金型を利用して打ち抜きを行う。最終工程の打ち抜きでは、モールド樹脂およびベース基板が同時に切断されるようになっており、切断面における表面荒れなどが問題になる。また打ち抜きを終わった後の廃材が多量に生じるため、環境負荷の点で課題を有していた。

[0038]

一方、図3 (A) は、ISBの製造プロセスを示す図である。はじめに、金属箔の上にフレームを設け、各モジュール形成領域に、配線パターンを形成し、その上にLSIなどの回路素子を搭載する。続いて各モジュール毎にパッケージを施し、スクライブ領域に沿ってダイシングを行い、製品を得る。パッケージ終了後、スクライブ工程の前に、下地となる金属箔を除去するので、スクライブ工程におけるダイシングでは、樹脂層のみの切断となる。このため、切断面の荒れを抑制し、ダイシングの正確性を向上させることが可能となる。

[0039]

第一の実施の形態

以下、本発明の好ましい実施形態について、前述したISBの構造を有する半導体モジュールを例に挙げて説明する。図4は、本実施形態に係る半導体モジュールの断面構造を示す図である。この半導体モジュールは、層間絶縁膜405および銅からなる配線407からなる配線層が複数層積層し、最上層にソルダーレジスト層408が形成された多層配線構造体と、その表面に形成された素子410aおよび410bにより構成されている。多層配線構造体の裏面には、半田ボール420が設けられている。素子410aおよび410bは、モールド樹脂415によりモールドされた構造となっている。図4(b)では、図4(a)の構造に対し、さらに金属材料からなるダミー配線435が設けられている。これにより、多層配線構造体とモールド樹脂415との間の密着性が向上する。

[0040]

素子410aの実装方法につき、図4ではワイヤボンディング方式を採用したが、図10に示すように素子410aをフェイスダウンに配置したフリップ実装とすることもできる。

[0041]

図1に示した従来の半導体モジュールでは、LSIチップ102は、ベアチップが封止 樹脂により封止されたチップ構造を有する。これに対して図4の半導体モジュールでは、 素子410aが封止樹脂によって封止されていないベアチップである。このため吸湿対策 をより確実に行うことが重要となる。モールド樹脂415と多層配線構造との間の界面に 剥離が生じると、この箇所からたとえば半田工程において水分が浸入し、ベアチップが直 接水分の影響を受けることとなる。この場合、チップの性能が大幅に損なわれる結果とな る。こうしたことから、図4に示すISB構造の半導体モジュールにおいては、上記界面 の密着性を改善し、水分の透過を充分に抑制することが重要な技術的課題となる。

[0042]

こうした課題を解決するため、本実施形態では、ソルダーレジスト層408の表面を特定の条件を選択したプラズマ処理により改質した。具体的には、ソルダーレジスト層408のモールド樹脂415と接する側の面において、微小突起群を形成した。また、ソルダーレジスト層408の上記面において、X線光電子分光分析スペクトルが、束縛エネルギー284.5eVにおける検出強度をx、束縛エネルギー286eVにおける検出強度をyとしたときに、y/xの値が0.4以上であるようにした。

[0043]

さらに、ソルダーレジスト層408のモールド樹脂415と接する領域を露出させたと

6/

[0044]

ソルダーレジスト層408、層間絶縁膜405およびモールド樹脂415を構成する材料は、それぞれ独立に樹脂材料を選択することができ、たとえば、BTレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。このうち、高周波特性に優れる液晶ポリマー、エポキシ樹脂、BTレジン等のメラミン誘導体が好適に用いられる。これらの樹脂とともに、適宜、フィラーや添加剤を添加してもよい。

[0045]

本発明における絶縁基材を構成する材料としては、エポキシ樹脂、BTレジン、液晶ポリマー等が好ましく用いられる。こうした樹脂を用いることにより高周波特性や製品信頼性に優れる半導体モジュールが得られる。

[0046]

次に、図4 (a) に示す半導体モジュールの製造方法について、図5~図7を参照して説明する。まず、図5 (A) のように、金属箔400上に所定の表面に選択的に導電被膜402を形成する。具体的には、フォトレジスト401で金属箔400を被覆した後、電界メッキ法により、金属箔400の露出面に導電被膜402を形成する。導電被膜402 の膜厚は、例えば $1\sim10\mu$ m程度とする。この導電被膜402は、最終的に半導体モジュールの裏面電極となるので、半田等のロウ材との接着性の良い金、または銀を用いて形成することが好ましい。次に、フォトレジスト401を除去する。

[0047]

つづいて図5(B)に示すように、金属箔400上に、第一層目の配線パターンを形成する。まず金属箔400を化学研磨して表面のクリーニングと表面粗化を行う。次に、金属箔400上に熱硬化性樹脂で導電被膜402全面を覆い、加熱硬化させて平坦な表面を有する膜とする。つづいてこの膜中に、導電被膜402に到達する直径100 μ m程度のビアホールを形成する。ビアホールを設ける方法としては、本実施形態ではレーザ加工によったが、そのほか、機械加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などを用いることもできる。その後、レーザ照射によりエッチング滓を除去した後、ビアホールを埋め込むように全面に銅メッキ層を形成する。その後、フォトレジストをマスクとして銅メッキ層をエッチングし、銅からなる配線407を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。

[0048]

以上のように、層間絶縁膜405の形成、ビアホール形成、銅メッキ層の形成および銅メッキ層のパターニングの手順を繰り返し行うことにより、図5(C)のように、配線407および層間絶縁膜405からなる配線層が積層した多層配線構造を形成する。

[0049]

つづいて図6(A)に示すように、ソルダーレジスト層408を形成した後、レーザ加工によりソルダーレジスト層408中にコンタクトホール421を形成する。ソルダーレジスト層408の構成材料として、フィラー含有エポキシ樹脂系絶縁膜を用いた。本実施形態ではレーザ加工によったが、そのほか、機械加工、薬液による化学エッチング加工、ドライエッチング法などを用いることもできる。その後、プラズマ照射によりエッチング 滓を除去する。本実施形態では、アルゴンおよび酸素からなるプラズマガスを用いプラズマ処理を行った。

[0050]

プラズマ照射条件は、前述したモホロジおよび樹脂特性を有する表面層が形成されるよう、用いる樹脂材料に応じて適宜設定する。なお、基板へのバイアス印加は行わないことが好ましい。たとえば以下のような条件とする。

バイアス: 無印加

プラズマガス: アルゴン10~20sccm、酸素0~10sccm

[0051]

このプラズマ照射により、配線407の表面のエッチング滓が除去されるとともに、ソルダーレジスト層408の表面が改質し、前述したモホロジおよび樹脂特性を有する表面層が形成される。

[0052]

次に図6 (B) に示すように、ソルダーレジスト層408上に素子410a、410b を搭載する。素子410としては、トランジスタ、ダイオード、ICチップ等の半導体素子や、チップコンデンサ、チップ抵抗等の受動素子が用いられる。なお、CSP、BGA等のフェイスダウンの半導体素子も実装できる。図6 (B) の構造では、素子410aがベアーの半導体素子(トランジスタチップ)であり、素子410bがチップコンデンサである。これらはソルダーレジスト層408に固着される。この状態で再度プラズマ処理を行う。プラズマ照射条件は、前述したモホロジおよび樹脂特性を有する表面層が形成されるよう、用いる樹脂材料に応じて適宜設定する。なお、基板へのバイアス印加は行わないことが好ましい。たとえば以下のような条件とする。

バイアス: 無印加

プラズマガス: アルゴン10~20sccm、酸素0~10sccm

[0053]

このプラズマ照射により、配線407の表面のエッチング滓が除去されるとともに、ソルダーレジスト層408の表面が改質し、前述したモホロジおよび樹脂特性を有する表面層が形成される。

[0054]

その後、形成したビアホールを介して素子410aを配線407と金線412により結線した後、これらをモールド樹脂415でモールドする。図7(A)は、モールドされた状態を示す。半導体素子のモールドは、金属箔400に設けた複数個のモジュールに対して、金型を用いて同時に行う。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。

[0055]

その後、図7(B)に示すように、多層配線構造から金属箔400を除去し、裏面に半 田ボール420を形成する。金属箔400の除去は、研磨、研削、エッチング、レーザの 金属蒸発等により行うことができる。本実施形態では以下の方法を採用する。すなわち、 研磨装置または研削装置により金属箔400全面を50μm程度削り、残りの金属箔40 0を化学的にウエットエッチングにより除去する。なお、金属箔400全部をウェトエッ チングにより除去してもよい。こうした工程を経ることにより、半導体素子の搭載された 側と反対側の面に、第1層目の配線407の裏面が露出する構造となる。これにより、本 実施形態で得られるモジュールでは裏面が平坦となり、半導体モジュールのマウント時に 半田等の表面張力でそのまま水平に移動し、容易にセルフアラインできるというプロセス 上の利点が得られる。つづいて露出した導電被膜402に半田等の導電材を被着して半田 ボール420を形成し、半導体モジュールを完成する。その後、ウエハをダイシングによ り切断し、半導体モジュールチップを得ることができる。上記した金属箔400の除去工 程を行うまでは、金属箔400が支持基板となる。金属箔400は、配線407形成時の 電解メッキ工程において電極としても利用される。また、モールド樹脂415をモールド する際にも、金型への搬送、金型への実装の作業性を良好にすることができる。以上のよ うにして、図4(A)に示す構造の半導体モジュールが得られる。

[0056]

この半導体モジュールは、図6 (B) の工程において、ソルダーレジスト層408をアルゴンプラズマ処理し、表面改質しているため、ソルダーレジスト層408とモールド樹脂415との間の界面密着性が顕著に改善される。この結果、半導体モジュールの信頼性

8/

を顕著に向上させることができる。

[0057]

ここで、ソルダーレジスト層 4 0 8 を構成する材料として、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂を用いてもよい。こうすることにより、微小突起にくわえ、表面に複数のクレーター状の凹部が形成されるため、密着性がより改善される。

[0058]

また、ソルダーレジスト層 4 0 8 の表面に凹凸が存在していることの確認は、ソルダーレジスト層 4 0 8 を斜めに切断し、その断面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。

[0059]

また、たとえば、ソルダーレジスト層408の端部のように、モールド樹脂415によりモールドされていない部分の表面に凹凸が存在していることの確認は、上記表面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。

[0060]

第二の実施の形態

第一の実施の形態では、ソルダーレジスト層408上に素子410a、素子410bを 半田により固着した構成としたが、半田を利用せず、接着剤等により素子を固着すること もできる。この場合はソルダーレジスト層408を設けない構造とすることも可能である

$[0\ 0\ 6\ 1]$

図9は、ソルダーレジスト層なしに配線に直接、素子を接着させた構成を示す。多層配線構造は、第一の実施の形態で説明したものと同様の構造を有する。層間絶縁膜405は、本実施形態ではエポキシ樹脂を用いた。

$[0\ 0\ 6\ 2\]$

この半導体モジュールは以下のようにして作製することができる。まず図5(C)までの工程を行う。次いで、図8のように素子410a、素子410bを接着剤により固着する。この状態で素子形成面に対してプラズマ処理を行う。プラズマ処理は、第一の実施の形態と同様にする。このプラズマ照射により、配線407の表面が清浄な状態となり、素子410a、素子410bと配線407とを良好に結線させることが可能となる。また、このとき同時に層間絶縁膜405の表面がプラズマ処理により改質し、前述したモホロジおよび樹脂特性を有する表面層が形成される。

$[0\ 0\ 6\ 3]$

その後、素子410aを配線407と金線412により結線した後、これらをモールド 樹脂415でモールドする。以上により図9に示す構造の半導体モジュールが得られる。 この半導体モジュールは、図8の工程において、層間絶縁膜405をアルゴンプラズマ処 理し、表面改質しているため、層間絶縁膜405とモールド樹脂415との間の界面密着 性が顕著に改善される。この結果、半導体モジュールの信頼性を顕著に向上させることが できる。

[0064]

ここで、層間絶縁膜405を構成する材料として、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂を用いてもよい。こうすることにより、微小突起にくわえ、表面に複数のクレーター状の凹部が形成されるため、密着性がより改善される。

[0065]

また、層間絶縁膜405の表面に凹凸が存在していることの確認は、層間絶縁膜405 を斜めに切断し、その断面を走査型電子顕微鏡観察などを用いて分析することにより行う ことができる。

[0066]

また、たとえば、層間絶縁膜405の端部のように、モールド樹脂415によりモール

出証特2004-3054612

ドされていない部分の表面に凹凸が存在していることの確認は、上記表面を走査型電子顕 微鏡観察などを用いて分析することにより行うことができる。

[0067]

第三の実施形態

本実施形態においては、図15に示すように、素子502は接着部材510を介して、 半田ボール514が裏面に設けられた基板506に接着されている。素子502と配線508は金線512により導通している。素子504は接着部材511を介して素子502に接着されており、素子504と配線508は金線512により導通している。素子502、素子504および基板506などは、モールド樹脂415によりモールドされる。

[0068]

このため、素子502と基板506との間の界面の密着性に難があると、この箇所から素子502の剥離が生じてしまうおそれがあり、半導体モジュールの信頼性が大幅に損なわれる結果となる。

[0069]

こうした課題を解決するため、本実施形態では、素子502の下面と接する接着部材510と接する基板506の表面を、第一の実施形態および第二の実施形態と同じ条件を選択したプラズマ処理により改質した。具体的には、基板506の配線508を有する側の面において微小突起群と、たとえば、直径が100nm以上の複数のクレーター状の凹部を形成した。また、基板506の上記面において、X線光電子分光分析スペクトルが、束縛エネルギー284.5eVにおける検出強度をx、束縛エネルギー286eVにおける検出強度をyとしたときに、y/xの値が0.4以上であるようにした。

[0070]

さらに、基板 5 0 6 のモールド樹脂 4 1 5 と接する領域を露出させたときの純水に対する接触角が 3 0 \sim 1 2 0 度の範囲内にあるようにした。

$[0\ 0\ 7\ 1]$

ここで、基板506を構成する材料として、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂を用いてもよい。こうすることにより、微小突起にくわえ、表面に複数のクレーター状の凹部が形成されるため、密着性がより改善される

[0072]

また、基板506の表面に凹凸が存在していることの確認は、基板506を斜めに切断し、その断面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる

[0073]

また、たとえば、基板506の端部のように、モールド樹脂415によりモールドされていない部分の表面に凹凸が存在していることの確認は、上記表面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。

[0074]

以上、発明の好適な実施の形態を説明した。しかし、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施形態を変形可能なことはもちろんである。

[0075]

たとえば、上記実施形態においては、半導体モジュールについて説明したが、それ以外 のモジュールであってもよい。

[0076]

また、上記実施形態においては、配線407を設けたソルダーレジスト層408を用いる形態について説明したが、たとえば、リードフレームなど、配線407以外の導電体を設けたソルダーレジストであってもよい。

[0077]

また、上記実施形態においては、絶縁基材であるソルダーレジスト層408を用いる形態について説明したが、絶縁基材以外の基材を用いてもよい。

出証特2004-3054612

【実施例】

[0078]

実施例1

銅箔表面にドライフィルムレジスト(商品名PDF300、新日鐵化学社製)を貼った後、このフィルムをパターニングして銅箔の表面の一部を露出させた。この状態で銅箔露出面およびドライフィルムレジストの面を含む全面にアルゴンプラズマ処理を行った。プラズマガス中の酸素濃度を変えて2種類の試料を作製した。

バイアス: 無印加

プラズマガス:試料1 アルゴン10sccm、酸素0sccm

試料2 アルゴン10sccm、酸素10sccm

RFパワー (W) : 500

圧力 (Pa): 20

処理時間 (sec): 20

[0079]

プラズマ照射前後のドライフィルムレジスト表面について走査型電子顕微鏡により観察した。結果を図11、図12および図13に示す。図11は試料1、図12は試料2、図13はプラズマ未処理の外観を示す。プラズマ照射により樹脂表面に複数の微小突起が形成されることが明らかになった。走査型電子顕微鏡観察により得られた画像データを用い、微小突起の平均直径および密度を測定した。密度は、長さ 1μ mのライン上の微小突起の数(線密度)を測定し、これを2乗することにより求めた。結果を以下に示す。

試料1

平均直径 4 n m

数密度 1. 2×10³ 個/μm²

試料 2

平均直径 4 n m

数密度 1. 6×10^3 個/ μ m²

[0080]

[0081]

つづいて、上記試料1、2について、接触角を測定した。フィルム表面に純水を滴下し、水滴の様子を拡大鏡で観察して接触角を測定した。接触角の測定は、試料作製2日後に行った。得られた接触角の値は、以下の通りであった。このことにより、ドライフィルムレジスト(商品名PDF300、新日鐵化学社製)を用いた試料1、試料2においては、接触角が30~70度になることが好ましいことがわかる。

試料1 52.0度

試料2 53.6度

[0082]

第一の実施の形態で述べたプロセスにおいて上記試料1および2と同様の成膜、プラズマ処理工程を適用して半導体モジュールを作製した。この半導体モジュールは、試料1、2のドライフィルムレジストをソルダーレジスト層として、その表面に半導体素子が搭載された構造を有する。この半導体モジュールを評価したところ、耐ヒートサイクル性に優れるとともに、プレッシャークッカー試験結果も良好であった。

[0083]

実施例2

銅箔表面にドライフィルムレジスト(商品名AUS402、太陽インキ製造社製)を貼った後、このフィルムをパターニングして銅箔の表面の一部を露出させた。この状態で銅箔露出面およびドライフィルムレジストの面を含む全面にアルゴンプラズマ処理を行った

[0084]

なお、ここで、上記ドライフィルムレジスト(商品名AUS402、太陽インキ製造社製)は、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂を使って作製されているため、表面にクレーター状の凹部が存在している。

バイアス: 無印加

プラズマガス:アルゴン10sccm、酸素0sccm

RFパワー (W) : 500

圧力 (Pa): 20

処理時間: 試料3: 20 (sec)

試料4: 60 (sec)

[0085]

プラズマ照射前後のドライフィルムレジスト表面について走査型電子顕微鏡により観察した。結果を図16、図17および図18に示す。図16は試料3、図17は試料4、図18はプラズマ未処理の外観を示す。プラズマ照射により樹脂表面に複数の微小突起が形成されることが明らかになった。走査型電子顕微鏡観察により得られた画像データを用い、微小突起の平均直径および密度を測定した。密度は、長さ 1μ mのライン上の微小突起の数(線密度)を測定し、これを2乗することにより求めた。結果を以下に示す。

試料3

平均直径 4 n m

数密度 $2 \times 10^3 \, \text{個} / \mu \, \text{m}^2$

試料 4

平均直径 4 n m

数密度 $2 \times 10^3 \, \text{@}/\mu \, \text{m}^2$

また、試料3、試料4ともに、直径100nm以上の複数のクレーター状の凹部が存在することが確認された。

[0086]

次に、上記試料について、X線光電子分光分析を行った。結果を図19に示す。図中、試料4は、アルゴンプラズマ処理前のものを参照として示した。プラズマ照射により、286e VにおけるC=O結合に由来する強度が増大するとともに284. 5e VにおけるC-O結合またはC-N結合に由来する強度が減少していることがわかる。284. 5e VにおけるC-O結合またはC-N結合に由来する強度をx、286e VにおけるC=O 結合に由来する強度をy、としたときに、本実施例に係るモジュールのy/xの値は、約0. 4 となった。

[0087]

つづいて、上記試料について、接触角を測定した。フィルム表面に純水を滴下し、水滴の様子を拡大鏡で観察して接触角を測定した。接触角の測定は、試料作製2日後に行った。得られた接触角の値は、以下の通りであった。

試料3 80度

試料4 105度

[0088]

第一の実施の形態で述べたプロセスにおいて上記試料と同様の成膜、プラズマ処理工程を適用して半導体モジュールを作製した。この半導体モジュールは、上記試料のドライフィルムレジストをソルダーレジスト層として、その表面に半導体素子が搭載された構造を有する。この半導体モジュールを評価したところ、耐ヒートサイクル性に優れるとともに、プレッシャークッカー試験結果も良好であった。

【図面の簡単な説明】

[0089]


- 【図1】 B G A の構造を説明するための図である。
- 【図2】 ISB (登録商標) の構造を説明するための図である。
- 【図3】 BGAおよび ISB (登録商標) の製造プロセスを説明するための図である
- 【図4】実施の形態に係る半導体モジュールの構造を説明するための図である。
- 【図5】実施の形態に係る半導体モジュールの製造方法を説明するための図である。
- 【図6】実施の形態に係る半導体モジュールの製造方法を説明するための図である。
- 【図7】実施の形態に係る半導体モジュールの製造方法を説明するための図である。
- 【図8】実施の形態に係る半導体モジュールの製造方法を説明するための図である。
- 【図9】実施の形態に係る半導体モジュールの製造方法を説明するための図である。
- 【図10】実施の形態に係る半導体モジュールの構造を説明するための図である。
- 【図11】プラズマ処理後のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。
- 【図12】プラズマ処理後のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。
- 【図13】プラズマ処理前のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。
- 【図14】プラズマ処理後のフィルム表面のX線光電子分光分析結果を示す図である
- 【図15】実施の形態に係る半導体モジュールの構造を説明するための図である。
- 【図16】プラズマ処理後のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。
- 【図17】プラズマ処理後のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。
- 【図18】プラズマ処理前のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。
 - 【図19】プラズマ処理後のフィルム表面のX線光電子分光分析結果を示す図である

【符号の説明】


[0090]


400 金属箔、401 フォトレジスト、402 導電被膜、405 層間絶縁膜、407 配線、408 ソルダーレジスト層、410a 素子、410b 素子、412 金線、415 モールド樹脂、420 半田ボール、421 ビアホール、435 ダミー配線、502 素子、504 素子、506 基板、508 配線、510 接着部材、511 接着部材、512 金線、514 半田ボール。

· 【書類名】図面 【図1】





<u>100</u>






【図4】







5/













【図6】






【図7】







【図8】





【図9】






(図i0)






【図11】




SEST AVAILABLE COPY

【図12】





BEST AVAILABLE COPY


【図13】




BEST AVAILABLE COPY








BEST AVAILABLE COPY



BEST AVAILABLE COPY

束縛エネルギー (eV)



【要約】

【課題】 半導体モジュールにおいて、絶縁基材と、絶縁基材上に形成された絶縁体、たとえば半導体素子の封止樹脂や接着部材との間の密着性を向上させる。

【解決手段】 層間絶縁膜 405 および銅からなる配線 407 からなる配線層が複数層積層し、最上層にソルダーレジスト層 408 を形成する。ソルダーレジスト層 408 表面に素子 410 a および 410 b を形成する。素子 410 a および 410 b は、モールド樹脂 415 によりモールドされた構造とする。ソルダーレジスト層 408 の表面を特定の条件を選択したプラズマ処理により改質し、微小突起群を形成する。ソルダーレジスト層 408 の上記面において、X線光電子分光分析スペクトルが、束縛エネルギー 284.5eV における検出強度を 284.5eV における 284.5eV により 284.5eV における 284.5eV における 284.5eV における 284.5eV により 284

【選択図】 図4

特願2004-086770

出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社